基于FPGA的ASIC原型验证及时序优化策略研究

摘要

随着ASIC设计的功能越来越多，规模越来越大，且生产的工艺尺寸越来越小，若没有经过充分的验证，ASIC一次流片成功率就会越低。传统的软件模拟验证由于运行速度慢和自身的局限性，已经远远不能满足大规模ASIC设计，而硬件加速验证，其验证成本过大，且验证效果并非最佳。基于FPGA的ASIC原型验证方法恰好弥补了软件模拟验证和硬件加速验证的缺点，正日趋成为当今ASIC设计企业的最佳验证方法。论文的具体工作如下：
　　 (1)FPGA原型验证过程中，由于验证系统需要存储和处理大量的数据，存储和接口是验证系统的一个关键，本文设计了一款DDRSDRAM控制核。
　　 (2)主要介绍的是针对一款微处理器芯片基于FPGA的原型验证。简要的介绍了微处理器的基本工作原理，主要讲述了微处理器FPGA原型系统的搭建过程，其中包括了微处理代码移植到FFGA上进行代码的转换，微处理器FPGA原型系统测试激励的产生和加载。
　　 (3)对于微处理器FPGA原型系统的时序优化策略包括三个方面，分别是微处理FPGA原型系统的周期约束、偏移约束和特定约束。文章又详细讲述了微处理器FPGA原型验证系统的功能仿真，综合及其仿真。
　　 (4)讲述了微处理器原型验证系统的实现步骤，分别包括了微处理器原型验证系统的翻译过程以及翻译后仿真、映射过程以及映射后仿真和布局布线过程以及布线后仿真。文章讲述了微处理器原型验证系统的板级调试过程和板级调试结果。经过大量的测试激励的验证，检查到的微处理器中错误，将错误反馈到设计端，予以修改，从而提高了微处理器一次流片的成功率。