首页> 中文期刊> 《今日电子》 >提高ASIC验证的速度与可视性基于FPGA的ASIC/SoC原型设计及基于FPGA的系统在实时硬件速度下可以实现100的内部信号可视性

提高ASIC验证的速度与可视性基于FPGA的ASIC/SoC原型设计及基于FPGA的系统在实时硬件速度下可以实现100的内部信号可视性

         

摘要

@@ 前言rn高性能、高容量FPGA在ASIC/SoC原型设计及系统两方面的应用持续增长.这些设计通常包括硬件及嵌入式软件(也可能包括应用软件)的复杂组合,这给系统验证带来了巨大负担,原因是检测、隔离、调试及校正故障要比最初设计所花费的时间、资金和工程资源多得多.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号