原子层淀积二氧化钛叠层栅介质特性的研究

摘要

随着集成电路工艺的发展，器件尺寸越来越小。传统的SiO2氧化层厚度已减薄至纳米级别，导致栅介质的泄漏电流急剧增大等问题，阻碍了进一步的发展。采用高介电常数栅介质取代传统的栅介质，已经成为解决这些问题的有效方法。本文选用了原子层淀积技术制备高介电常数(80)的TiO2栅介质材料，通过制备Si3N4阻挡层的叠层栅结构来改善TiO2栅介质的各种特性。
　　 本文研究了用原子层淀积方法在p-Si(111)(硅衬底上制备叠栅结构TiO2/Si3N4高介电常数栅介质薄膜。采用原子力显微镜、X射线光电子能谱仪以及透射电子显微镜，测量IV等方法，研究了制备的新型高介电常数栅介质的表面界面特性和部分电学特性。
　　 实验研究表明，ALD制备的高k栅介质薄膜具有优秀的表面特性。透射电子显微镜的结果显示TiO2高介电常数栅介质层的厚度为6.0nm，Si3N4过渡层的厚度为0.9nm。X射线光电子能谱仪的检测发现C、N等外来杂质没有进入TiO2薄层形成化合物，并且Si3N4阻挡层具备良好的阻止SiO2形成的能力。通过IV曲线的对比，TiO2/Si3N4的漏电流有明显的改善。上述特性表明，原子层淀积制备的新型超薄TiO2/Si3N4叠栅介质薄膜具有优良的表面界面特性和良好的漏电流特性，有能力成为下一代新型栅介质材料。