叠层CSP封装结构应力有限元分析及结构优化

摘要

本文详细介绍了一个典型的四层芯片CSP(芯片尺寸封装)封装产品(FTA073)的封装工艺过程，并采用有限元的方法分析了第一层芯片粘合剂烘烤固化、第二、三、四层芯片粘合剂烘烤固化和密封剂烘烤固化等三步主要温度过程工艺中热应力对芯片开裂、分层和封装体翘曲等封装失效问题的影响。从多芯片封装工艺流程中每步工艺对芯片封装可靠性影响大小的角度来讲，第二、三、四层层芯片粘合剂烘烤固化工艺产生的热应力对芯片开裂问题、粘合剂分层问题的影响要比其它两步工艺破坏性大得多。考虑到Unit位置不同所造成的分布应力的影响，对Block模型和unit模型的计算结果进行比较发现：忽略分布应力，有限元计算结果会引入一定的偏差，但不是主要影响因素。　　对于给定的封装工艺，封装组件厚度的变化会引起芯片及粘合剂上应力分布的变化。采用DOE(试验设计)与FEA(有限元分析)相结合的方法研究了芯片、粘合剂、顶层芯片钝化层和密封剂等十个封装组件的厚度变化对密封剂烘烤固化工艺产生的封装体内应力的影响。在研究中发现在该封装体中顶层芯片比其它芯片更容易因热应力而开裂。在现有工艺条件下该层芯片上最大热应力的主要影响因子是该芯片厚度及其粘合剂的厚度。通过适当选取顶层芯片和其粘合剂厚度这两个主要因子，可以有效地降低该层芯片应力最大值。粘合剂上的最大剪切应力只对本身的厚度敏感，封装体翘曲只对密封剂的厚度敏感。优化设计的结果还表明，该封装产品可以在更低的封装高度下实现，并具有更低的芯片热应力水平及更小的封装体翘曲。本研究有助于提高多芯片CSP封装产品的可靠性。

目录

文摘

英文文摘

苏州大学学位论文独创性声明及使用授权的声明

第一章绪论

1.1研究背景和意义

1.1.1微电子封装的功能及作用

1.1.2微电子制造和封装技术的发展

1.1.3微电子封装市场需求发展趋势

1.2本课题的研究意义及国内外研究动态

第二章热应力理论和有限元分析方法

2.1热应力理论概述

2.1.1热应力概述

2.1.2热弹性力学的基本方程

2.2有限元方法在工程中的应用

2.2.1求解弹性力学的数值方法

2.2.2有限元方法的基本步骤

2.3有限元软件介绍——ANSYS

2.3.1 ANSYS有限元分析的主要流程

2.3.2 ANSYS的优化设计

第三章一种叠层CSP产品封装工艺有限元模拟分析

3.1 FTA073封装结构介绍

3.2封装工艺流程

3.3封装工艺主要温度过程热应力有限元分析

3.3.1第一层芯片粘合剂烘烤固化工艺

3.3.2第二、三、四层芯片粘合剂烘烤固化工艺

3.3.3塑封剂固化工艺

3.3.4 Block有限元模型与Unit有限元模型计算结果差异分析

3.4本章小结

第四章封装结构优化设计

4.1正交试验设计的基本概念及方法

4.2针对FTA073产品的结构参数与应力关系的DOE

4.3正交试验设计的模拟计算结果分析

4.4封装结构优化设计

第五章结论

参考文献

致谢

攻读硕士学位期间发表的论文