安全六管静态随机访问存储器的研究与设计

摘要

静态随机访问存储器（SRAM）为挥发性存储器，即传统认为，在存储器芯片断电后，其内部存储的信息也随之消失，重新上电后，所存储的信息是随机产生的。
　　 但事实上，SRAM 存在着数据残留问题。室温下，一些SRAM 芯片断电后其存储的信息能保留数分钟，再上电后可以将这些信息较为完整的重新读出。-30 ℃时，一些SRAM 芯片的数据残留时间甚至长达10 5 秒量级，这可以让攻击者不需要特殊的手段和电路就可以恢复并窃取SRAM中原来存储的信息。
　　 本文分析了六管SRAM数据残留的物理机理，并基于此设计了一个可有效抑制数据残留的存储单元。进而设计了验证所用的存储器整体电路，并对灵敏放大器和延时电路进行了重点设计。最后给出一个基于FPGA的实用的SRAM数据残留时间的测试方案，重点设计了测设所需要的控制程序，并对SRAM样片进行了实际测试。
　　 通过分析，发现非平衡载流子寿命、漏衬结反向电流、衬底掺杂浓度、温度以及工艺偏差均会影响SRAM数据残留时间。对所设计存储器整体电路在-40 ℃—120℃温度范围内和不同的工艺角下进行仿真，均得到了正确的读/写功能；并且所设计的存储单元的数据残留时间比传统六管单元缩短了3个数量级。改进的灵敏放大器在输入位线压差为4mV时便可得到正确的数据输出，优于传统锁存型灵敏放大器的25mV。所设计的延时电路的延迟时间范围可从纳秒级到微秒级，延时4ns时温漂为9.6ps/℃，满足为整体电路产生内部时钟的要求。最后利用所设计的数据残留时间测试系统对SRAM样片进行了实际测试，得到了样片的数据残留时间，从而证明了该测试系统设计的正确性和实用性。