0.18μm CMOS 16KByte抗辐射SRAM存储器设计

目录

第一个书签之前

0.18μm CMOS 16KByte 抗辐射 SRAM 存储器设计

DESIGN OF 0.18μm CMOS 16KByte HARDENED SRAM MEMORY

摘 要

Abstract

第1章 绪 论

1.1 课题背景及研究的目的和意义

1.2 国内外研究现状及分析

1.2.1 存储器的发展

1.2.2 抗辐射技术的发展

1.2.3 抗辐射测试技术的发展

1.3 论文的研究内容

第2章 SRAM整体设计

2.1 辐射效应和加固方式

2.1.1 单粒子翻转效应及加固方式

2.1.2 单粒子闩锁效应及加固方式

2.1.3 总剂量效应及加固方式

2.2 SRAM的结构设计

2.2.1 大容量存储器设计

2.2.2 16KByte的SRAM结构设计

2.2.3 SRAM时序设计

2.3 本章小结

第3章 SRAM单元及外围电路设计

3.1 抗辐射SRAM单元设计

3.1.1 SRAM六管单元分析

3.1.2 DICE单元设计

3.2 时钟产生电路设计

3.3 地址译码电路的设计

3.3.1 二级行译码器

3.3.2 列译码器

3.4 数据输入和数据输出电路的设计

3.4.1 数据输入电路

3.4.2 数据输出电路

3.5 灵敏放大器的设计

3.6 SRAM电路整体仿真

3.7 本章小结

第4章 SRAM版图设计及版图后仿真

4.1 SRAM内核版图

4.1.1 SRAM阵列单元版图设计

4.1.2 外围电路版图设计

4.1.3 版图布局

4.2 SRAM芯片版图

4.2.1 IO端口选择和布线

4.2.2 SRAM芯片版图及验证

4.3 SRAM版图验证及后仿真

4.4 本章小结

第5章 SRAM物理模型和时序信息提取

5.1 物理模型的提取

5.2 时序信息提取

5.3 时序及物理模型的验证

5.4 本章小结

结 论

参考文献

攻读硕士学位期间发表的论文及其它成果

哈尔滨工业大学学位论文原创性声明和使用权限

致 谢