机译:通过晶体管重新排序来优化数字CMOS VLSI电路的延迟
机译:晶体管和引脚重新排序以减少CMOS电路中的泄漏
机译:通过基于信号概率的晶体管重新排序减少CMOS电路中的功耗
机译:使用晶体管重新排序优化CMOS电路以实现低功耗
机译:具有碳纳米管晶体管技术的高性能,低功耗和紧凑型CMOS VLSI电路
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:利用晶体管重新排序优化低功耗CmOs电路
机译:IsITE:双金属CmOs VLsI电路的自动电路综合