Hitachi;
0.5-v nanoscale cmos lsis; conventional mosfet; dram; finfet; leakage; minimum vdd; speed variation; sram; vt variation;
机译:0.5V纳米CMOS时代的自适应电路
机译:纳米CMOS技术中考虑栅极泄漏的电源轨ESD钳位电路设计
机译:NBTI / PBTI对时序控制电路的影响以及纳米级CMOS SRAM中的耐劣化设计
机译:0.5V纳米级CMOS时代的泄漏和可变性有意识的电路设计
机译:具有低温敏感性的高性能纳米CMOS电路设计
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:用于CMOS /纳米级忆阻器协同设计的小面积,紧凑型CMOS仿真器电路