Universite catholique de Louvain;
Universite catholique de Louvain;
Universite catholique de Louvain;
Universite catholique de Louvain;
cmos digital integrated circuits; gate leakage; short-channel effects; subthreshold logic; ultra-low power; variability;
机译:纳米MOSFET对低于45nm亚阈值逻辑的最小能量点的影响-在技术和电路水平上的缓解
机译:用于亚阈值逻辑应用的超低功耗无结MOSFET
机译:在亚阈值逻辑门上工作的基于门控MOSFET的基于器件物理的新噪声裕度/逻辑摆幅模型
机译:纳米MOSFET对45nm亚阈值逻辑的最小能量点的影响
机译:亚阈值区域中基于Mosfets分压器阵列的物理上不可克隆的函数
机译:具有接近理想亚阈值斜率的GaN纳米线MOSFET
机译:最小能量亚阈值电路中的纳米mOsFET变化
机译:辐照mOsFET中固定和界面陷阱电荷分离的亚阈值技术