Dual-rail Precharge Logic (DPL); FPGA; Side Channel Attacks; placement; routing;
机译:配置和路由对基于Flash的FPGA中SET传播的影响
机译:水平分区,高速,基于3D树的FPGA的设计和优化
机译:基于片上网络的FPGA的设计探索:路由器接口的2D和3D切片
机译:在基于树的FPGA中解决DPL设计的早期传播和路由不平衡问题
机译:增强路由架构和路由算法,以提高FPGA的性能。
机译:使用反向传播人工神经网络进行肝毒性建模:处理不平衡分类问题
机译:早期传播和不平衡路由,如何在FpGa中减少