Adders; Power demand; Hardware; Logic gates; Delays; Mirrors;
机译:神经网络硬件心跳分类的功率准确性权衡
机译:使用携带者-加法器的算术优化中的时间和区域权衡的精确探索
机译:硬件优化和错误减少近似加法器(Vol 8,1212,2019)
机译:在近似加法器中优化功率精度权衡
机译:具有错误校正功能的快速异步近似加法器。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:神经网络硬件心跳分类的功率准确性权衡