机译:在低泄漏电流的低压CMOS工艺中,两个ESD检测电路可提供3倍VDD耐压的I / O缓冲器
机译:90nm低压CMOS工艺中的静态触发3×VDD耐ESD检测电路
机译:先进的CMOS工艺中的新型高性能3耐VDD ESD检测电路
机译:2×VDD耐受晶体振荡器电路,实现1×VDD CMOS器件,无栅极可靠性问题
机译:模拟CMOS IC的压力测试,可增强栅极氧化物的可靠性。
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:采用1xVDD CmOs器件实现的2xVDD容差晶体振荡器电路,无栅氧化层可靠性问题