Digital down converter; Digital receiver; Direct digital frequency synthesizer; Multirate signal processing;
机译:基于54 x 54位乘法器中的窗口检测器的数据压缩器功耗优化
机译:基于LFSR的比特串行GF(2M)G F(2M)使用不可缩短的三组乘法器
机译:基于约瑟夫森锁存逻辑的位串行乘法器
机译:基于八位串行三角形压缩机的乘法器
机译:基于FPGA的位串行和位并行数字滤波器系统的功耗。
机译:基于简单的外汇市场模型三角套利与跨货币相关性的微观关系
机译:基于压缩机加法器的16位Vedic乘法器设计