decoding; field programmable gate arrays; data communication equipment; FPGA; RS(255,223) decoder; high-speed data communication; Euclidean algorithm; Chien search; Forney algorithm; parallel processing technology;
机译:非二进制LDPC解码器设计,可最大化FPGA实现的吞吐量
机译:FPGA中高级软信息集解码器的高效硬件实现
机译:FPGA上可参数化高速Reed Solomon解码器的实现和建模
机译:FPGA上RS(255,223)解码器的设计与实现
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:VHDL设计和FPGA LDPC解码器实现高数据速率