首页> 外文会议>Electronic Components and Technology Conference >Factors Affecting Copper Filling Process Within High Aspect Ratio Deep Vias for 3D Chip Stacking

【24h】

Factors Affecting Copper Filling Process Within High Aspect Ratio Deep Vias for 3D Chip Stacking

机译：影响铜灌装工艺的因素在高纵横比中3D芯片堆叠的深透筒

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

not avaliable

机译：无法使用

著录项

来源
《Electronic Components and Technology Conference》|2006年||共6页
会议地点
作者
Bioh Kim; Sharbono C.; Ritzdorf T.; Schmauch D.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类自动化技术、计算机技术;
关键词
入库时间 2022-08-20 19:43:43

相似文献

外文文献
中文文献
专利

1. Experimental study of current density in copper filling process within deep through-silicon vias with high aspect ratio [J] . Feng Wang, Fuliang Wang, Ximei Liu, Journal of Micromechanics and Microengineering . 2019,第12期

机译：高纵横比铜灌装过程中电流密度的实验研究
2. High Aspect Ratio Copper Via Filling Used for the Three-Dimensional Chip Stacking [J] . Kazuo KONDO, Toshihiro YONEZAWA, Daisuke MIKAMI, 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2005,第155期

机译：用于三维芯片堆叠的高纵横比铜通孔填充
3. Processing assessment and adhesion evaluation of copper through-silicon vias (TSVs) for three-dimensional stacked-integrated circuit (3D-SIC) architectures [J] . Y. Yang, R. Labie, F. Ling, Microelectronics & Reliability . 2010,第9a11期

机译：用于三维堆叠集成电路（3D-SIC）架构的铜硅通孔（TSV）的工艺评估和附着力评估
4. Factors Affecting Copper Filling Process Within High Aspect Ratio Deep Vias for 3D Chip Stacking [C] . Kim B., Sharbono C., Ritzdorf T., Electronic Components and Technology Conference, 2006. Proceedings. 56th . 2006

机译：影响3D芯片堆叠的高深宽比深孔中的铜填充过程的因素
5. Fabrication and reliability testing of copper-filled through-silicon vias for three-dimensional chip stacking applications. [D] . Kamto Tegueu, Alphonse Marie. 2010

机译：用于三维芯片堆叠应用的填充铜的硅通孔的制造和可靠性测试。
6. Powder Filling and Sintering of 3D In-chip Solenoid Coils with High Aspect Ratio Structure [O] . Yujia Huang, Haiwang Li, Jiamian Sun, 2020

机译：具有高长宽比结构的3D片内电磁线圈的粉末填充和烧结
7. A 3D NETWORK-ON-CHIP FOR STACKED-DIE TRANSACTIONAL CHIP MULTIPROCESSORS USING THROUGH SILICON VIAS [O] . Sumeet S. Kumar, Rene Van Leuken 2014

机译：硅晶片通过叠层交易芯片多处理器的3D芯片网络

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号