Clocks; Transistors; Capacitors; CMOS technology; MOS devices; Power demand; Standards;
机译:用于多相应用的占空比校正范围为15%至85%的全数字CMOS占空比校正电路
机译:采用0.35-m CMOS的同步50%占空比时钟发生器
机译:具有时钟和数据恢复电路的集成0.35μmCMOS光接收器
机译:用于集成数字系统的连续时间时钟占空比校正的0.35μmCMOS200kHz-2GHz全模数闭环电路
机译:采用硅锗BiCMOS技术的具有半速率时钟和四分之一速率时钟的高速串行数据传输集成电路。
机译:高度集成的CmOs接口电路用于sipm的基于pET成像系统
机译:高速SOCS时钟占空比校正电路设计