机译:采用0.35-m CMOS的同步50%占空比时钟发生器
Graduate Institute of Electronics Engineering and the Department of Electrical Engineering, National Taiwan University, Taiwan,;
Charge pump; D-flip flop (DFF); clock generation; delay line; duty-cycle correction (DCC); phase detector; synchronous circuit;
机译:2.5mW 2.73 GHz非重叠多相时钟发生器,具有0.13 µm CMOS占空比校正
机译:适用于0.35-μmCMOS串行显示接口的基于A1.7 Gbps DLL的时钟数据恢复
机译:0.35-μmCMOS串行显示接口的基于1.7 Gbps DLL的时钟数据恢复
机译:一个21 Gb / s,0.96 pJ / bit的串行接收器,在65nm CMOS中具有非50%占空比时钟1抽头判决反馈均衡器
机译:温度补偿的CMOS和MEMS-CMOS振荡器,用于时钟发生器和频率基准。
机译:用于高分辨率分布式质量检测的0.35μmCMOS-MEMS振荡器
机译:适用于大型同步网络的低抖动Gb / s CMOS时钟和数据恢复电路