机译:适用于0.35-μmCMOS串行显示接口的基于A1.7 Gbps DLL的时钟数据恢复
School of Electronics Engineering, Inha University, Incheon, Rep. of Korea;
Siliconworks Co., Ilsan, Gyeonggido, Rep. of Korea;
School of Electronics Engineering, Inha University, Incheon, Rep. of Korea;
LG Innotek Co., Ansan, Gyeonggido, Rep. of Korea;
School of Electronics Engineering, Inha University, Incheon, Rep. of Korea;
clock data recovery (CDR); delay-locked loop (DLL); nB(n+2)B data formatting scheme; high speed serial interface; display interface;
机译:0.35-μmCMOS串行显示接口的基于1.7 Gbps DLL的时钟数据恢复
机译:高速串行接口的功率和面积高效CMOS时钟/数据恢复电路
机译:采用0.13μmCMOS技术的具有转发时钟的3.4Gbps时钟和数据恢复电路
机译:0.35µm CMOS中基于1.7Gbps DLL的时钟数据恢复
机译:采用硅锗BiCMOS技术的具有半速率时钟和四分之一速率时钟的高速串行数据传输集成电路。
机译:基于快速串行视觉演示的协作脑电脑接口的跨会话数据集
机译:利用深亚微米数字CmOs技术设计和实现2.4 Gbps - 3.2 Gbps时钟和数据恢复电路