Design of clock duty-cycle correction circuits for high-speed SoCs

机译：高速SOCS时钟占空比校正电路设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sang Woo Han; Jong Sun Kim;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree [J] . Jaewoo Song1, Hee-Am Shin2, Soo-Won Kim2 MATEC Web of Conferences . 2016,第1期

机译：高频时钟树的基于DLL的4相占空比和相位校正电路
2. Range Unlimited Delay-Interleaving and -Recycling Clock Skew Compensation and Duty-Cycle Correction Circuit [J] . Wang Yi-Ming, Wei Shih-Nung Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第5期

机译：范围无限的延迟交织和循环时钟偏斜补偿和占空比校正电路
3. Duty-cycle and phase spacing error correction circuit for high-speed serial link [J] . Hyochang Kim, Ook Kim, Changsik Yoo IEICE Electronics Express . 2017,第12期

机译：高速串行链路的占空比和相距误差校正电路
4. A Duty-Cycle Correction Circuit for High-Frequency Clocks [C] . K. Agarwal, R. Montoye VLSI Circuits, 2006 IEEE Symposium on . 2006

机译：高频时钟的占空比校正电路
5. High-speed dynamic circuit design and clocking techniques. [D] . Jung, Gunok. 2002

机译：高速动态电路设计和时钟技术。
6. Quantitative comparison of wideband low-latency phase-locked loop circuit designs for high-speed frequency modulation atomic force microscopy [O] . Kazuki Miyata, Takeshi Fukuma 2018

机译：高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
7. DLL-based 4-phase duty-cycle and phase correction circuit for high frequency clock tree [O] . Jaewoo Song, Hee-Am Shin, Soo-Won Kim 2016

机译：基于DLL的4相占空比和高频时钟树的相位校正电路

Design of clock duty-cycle correction circuits for high-speed SoCs

著录项

引文网络

相似文献

相关主题

期刊订阅