首页> 外文会议>Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005 IEEE International >Device degradation model for stacked-ONO gate structure with using sonos and MOS transistors

【24h】

Device degradation model for stacked-ONO gate structure with using sonos and MOS transistors

机译：使用Sonos和MOS晶体管的堆叠式ONO栅极结构的器件退化模型

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

not avaliable

机译：无法使用

著录项

来源
《Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005 IEEE International》|2005年|P.604-605|共2页
会议地点
作者
Jeong-Hyong Yi; Jin-Hong Ahn; Hyungeheol Shin; Young-June Park; Hong Shick Min;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类工业技术;
关键词

相似文献

外文文献
中文文献
专利

1. Polarity-dependent device degradation in SONOS transistors due to gate conduction under nonvolatile memory operations [J] . Jeong-Hyong Yi, Hyungcheol Shin, Young-June Park, IEEE transactions on device and materials reliability . 2006,第2期

机译：由于非易失性存储器操作下的栅极导通，SONOS晶体管中与极性相关的器件性能下降
2. Modeling the transistor chain operation in CMOS gates for short channel devices [J] . Nikolaidis S., Chatzigeorgiou A. IEEE Transactions on Circuits and Systems. 1 . 1999,第10期

机译：对短通道器件的CMOS栅极中的晶体管链操作进行建模
3. Modeling the transistor chain operation in CMOS gates for shortchannel devices [J] . Nikolaidis S., Chatzigeorgiou A. IEEE Transactions on Circuits and Systems. I, Regular Papers . 1999,第10期

机译：对短通道器件的CMOS门中的晶体管链操作进行建模
4. DEVICE DEGRADATION MODEL FOR STACKED-ONO GATE STRUCTURE WITH USING SONOS AND MOS TRANSISTORS [C] . Jeong-Hyong Yi, Jin-Hong Ahn, Hyungcheol Shin, IEEE International Reliability Physics Symposium . 2005

机译：使用SONOS和MOS晶体管的堆叠ono栅极结构的器件劣化模型
5. Characterization and modeling of nanoscaled SONOS/MANOS nonvolatile semiconductor memory (NVSM) devices [D] . Wang, Gan 2009

机译：纳米级SONOS / MANOS非易失性半导体存储器（NVSM）器件的表征和建模
6. Degradation mechanisms in gate-all-around silicon Nanowire field effect transistor under electrostatic discharge stress – a modeling approach [O] . Cher Ming Tan, Xiangchen Chen -1

机译：静电放电应力作用下的全栅硅纳米线场效应晶体管的退化机理–一种建模方法
7. Modeling the Transistor Chain Operation in CMOS Gates for Short Channel Devices [O] . Spiridon Nikolaidis, Alexander Chatzigeorgiou, Er Chatzigeorgiou, 1999

机译：为短通道器件的CMOS栅极中的晶体管链操作建模
8. Theory and Device Modeling for Nano-Structured Transistor Channels [R] . Steinke, I. P., Ruden, P. P. 2011

机译：纳米结构晶体管沟道的理论与器件建模

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号