design for testability; integrated circuit testing; IEEE standards; optimisation; design-for-testability; test optimization strategy; mixed-signal board; digital ICs; analog ICs; digital/analog devices; discrete well-known components; low voltage dif;
机译:使用全部/部分扫描设计和测试点插入的新型DFT策略,以减少测试应用程序时间
机译:通过优化的行进顺序和新颖的DFT技术对SRAM进行高效测试,以应对由于工艺变化而引起的新出现的故障
机译:致力于在REACH下优化化学测试:贝叶斯网络综合测试策略方法。
机译:针对英特尔高性能微处理器的优化DFT和测试模式生成策略
机译:经过优化的嵌入式阵列DFT架构,可最大程度地提高大规模制造测试的吞吐量。
机译:顺序优化的重建策略:视野测试的元策略
机译:顺序优化的重建策略:用于视野检查的元策略。