一种DFT测试装置、测试系统及DFT测试方法

摘要

本发明公开一种DFT测试装置、测试系统及DFT测试方法，涉及芯片测试技术领域，以解决采用增加测试向量数目，来解决损失测试覆盖率的问题时，会导致测试效率降低的技术问题。DFT测试装置包括：控制单元和时钟门控单元。控制单元的输入端与扫描使能信号端电连接，输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。移位阶段，向控制单元提供第一信号，控制单元输出第一控制信号控制时钟门控单元打开。捕获阶段，向控制单元提供第二信号，控制单元输出的第二控制信号和功能逻辑信号控制时钟门控单元打开或关闭。测试系统包括上述技术方案所提的DFT测试装置。本发明的DFT测试装置用于芯片测试。

说明书

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种DFT测试装置、测试系统及DFT测试方法。

背景技术

随着集成电路的高速发展，芯片集成度越来越高，导致逻辑规模和工作模式也越来越复杂，基于芯片级的可测试性设计(Design for test，缩写为DFT)就越来越重要。

在现有的DFT测试方案中，业界对于时钟门控（Clock Gating）的测试使能端（TestEnable，缩写为TE）的处理比较简单，会损失测试覆盖率，存在漏测的风险。

目前，采用增加测试向量数目，来解决损失测试覆盖率的问题。但增加测试向量数目，会导致测试效率降低。

发明内容

本发明的目的在于提供一种DFT测试装置、测试系统及测试方法，用于芯片测试，以解决当采用增加测试向量数目，来解决损失测试覆盖率的问题时，会导致测试效率降低的技术问题。

第一方面，本发明提供一种DFT测试装置，用于对芯片的待测逻辑单元进行测试，包括：控制单元以及时钟门控单元。控制单元的第一输入端与扫描使能信号端电连接，控制单元的输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。在移位阶段，第一输入端向控制单元提供第一信号，控制单元输出第一控制信号，在第一控制信号的控制下，时钟门控单元打开。在捕获阶段，第一输入端向控制单元提供第二信号，控制单元输出第二控制信号，功能逻辑信号端向时钟门控单元提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭。

与现有技术相比，本发明提供的DFT测试装置中，控制单元的第一输入端与扫描使能信号端电连接，控制单元的输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。基于此，在移位阶段，控制单元的第一输入端向控制单元提供第一信号，从而控制时钟单元打开，为后续的待测逻辑单元提供时钟信号。在捕获阶段，控制单元的第一输入端向控制单元提供第二信号。此时，控制单元输出第二控制信号至时钟门控单元，功能逻辑信号端向时钟门控单元提供功能逻辑信号。在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭，以实现对待测逻辑单元的测试。相对于现有技术，本发明在不增加测试向量数目的情况下，解决了现有技术中损失测试覆盖率的问题。因此，不会导致测试效率降低的问题。

第二方面，本发明还提供一种测试系统，包括上述DFT测试装置。

与现有技术相比，本发明提供的测试系统的有益效果与上述技术方案所述DFT测试装置的有益效果相同，此处不做赘述。

第三方面，本发明还提供一种DFT测试方法，应用于上述的DFT测试装置，该DFT测试方法包括：在移位阶段，控制第一输入端向控制单元提供第一信号，控制控制单元输出第一控制信号，在第一控制信号的控制下，时钟门控单元打开。在捕获阶段，控制第一输入端向控制单元提供第二信号，控制控制单元输出第二控制信号，控制功能逻辑信号端向时钟门控单元提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭。

与现有技术相比，本发明提供的DFT测试方法的有益效果与上述技术方案所述DFT测试装置的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有技术中DFT测试装置的一种连接电路图；

图2为现有技术中DFT测试装置的另一种连接电路图；

图3为本发明实施例提供的DFT测试装置的连接示意图；

图4为本发明实施例提供的DFT测试装置的连接电路图；

图5为本发明实施例提供的扫描寄存模块的电路示意图；

图6为本发明实施例提供的DFT测试方法的流程图一；

图7为本发明实施例提供的DFT测试方法的流程图二。

附图标记：

101-功能逻辑信号端， 102-测试使能信号端；

103-扫描使能信号端， CLK-时钟信号端；

200-第一时钟门控单元， 201-第二时钟门控单元；

E0-第一时钟门控单元200的使能端；

TE0-第一时钟门控单元200的测试使能端；

Q0-第一时钟门控单元200的输出端；

CP0-第一时钟门控单元200的时钟输入端；

E1-第二时钟门控单元201的使能端；

TE1-第二时钟门控单元201的测试使能端；

Q1-第二时钟门控单元201的输出端；

CP1-第二时钟门控单元201的时钟输入端；

202-第三时钟门控单元， 300-待测逻辑单元；

E2-第三时钟门控单元202的使能端；

TE2-第三时钟门控单元202的测试使能端；

Q2-第三时钟门控单元202的输出端；

CP2-第三时钟门控单元202的时钟输入端；

400-控制单元， 410-扫描寄存模块；

420-数据选择模块， 104-扫描输入信号端；

SI-扫描寄存模块410的扫描输入端；

SE-扫描寄存模块410的扫描使能端；

Q3-扫描寄存模块410的输出端， I0-数据选择模块420的第一输入端；

I1-数据选择模块420的第二输入端；

S-数据选择模块420的选择端；

Z-数据选择模块420的输出端， D1-扫描寄存模块410的数据输入端；

4101-第一数据选择器， 4102-D触发器；

CP3-扫描寄存模块410的时钟输入端， 500-扫描链；

OUT-扫描链500的输出端。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

图1示例出现有技术中DFT测试装置的一种连接电路图。如图1所示，现有的DFT测试装置包括第一时钟门控单元200。第一时钟门控单元200的使能端E0与功能逻辑信号端101电连接，第一时钟门控单元200的测试使能端TE0与测试使能信号端102电连接，第一时钟门控单元200的时钟输入端CP0与时钟信号端CLK电连接，第一时钟门控单元200的输出端Q0与待测逻辑单元300的时钟输入端电连接。可以理解的是，第一时钟门控单元200在使能端E0的输入信号和测试使能端TE0的输入信号的作用下开启或者关闭。

在具体实施例中，整个测试过程中，测试使能信号端102输出信号为信号1，控制第一时钟门控单元200打开。因此，移位阶段可以正常进行移位工作。但是，在捕获阶段，第一时钟门控单元200继续保持打开的状态，如果第一时钟门控单元200的使能端E0在制造的过程中被连接到“逻辑1”的信号端上，这种制造缺陷是无法被检测出来的，损失了测试覆盖率。

而为了避免上述问题，图2示例出了现有技术中DFT测试装置的另一种连接电路图。如图2所示，该DFT测试装置包括第二时钟门控单元201。第二时钟门控单元201的使能端E1与功能逻辑信号端101电连接，第二时钟门控单元201的测试使能端TE1与扫描使能信号端103电连接，第二时钟门控单元201的时钟输入端CP1与时钟信号端CLK电连接，第二时钟门控单元201的输出端Q1与待测逻辑单元300的时钟输入端电连接。第二时钟门控单元201在使能端E1的输入信号和测试使能端TE1的输入信号的作用下开启或者关闭。

在具体实施例中，整个测试过程中，扫描使能信号端103在移位阶段输出信号为信号1，在捕获阶段输出信号为信号0。因此，在移位阶段，测试使能端TE1可以控制第二时钟门控单元201打开，可以正常进行移位工作。而在捕获阶段，由于测试使能端TE1的输入信号为信号0，则第二时钟门控单元201的打开或关闭取决于使能端E1的输入信号。如果第二时钟门控单元201的使能端E1的输入信号很难跳变成信号1时，会导致第二时钟门控单元201很难打开，后续的待测逻辑单元300没有时钟信号输入，就无法检测到待测逻辑单元300。为了不损失测试覆盖率，需要更多测试向量数目才能完成对待测逻辑单元300的覆盖。这样会增加测试时间，降低测试效率。

针对上述问题，本发明实施例提供一种DFT测试装置，用于对芯片的待测逻辑单元300进行测试，以解决当采用增加测试向量数目，来解决损失测试覆盖率的问题时，会导致测试效率降低的技术问题。

图3示例出本发明实施例提供的DFT测试装置的连接示意图。如图3所示，本发明实施例提供的DFT测试装置包括控制单元400以及第三时钟门控单元202。

控制单元400的第一输入端与扫描使能信号端103电连接，控制单元400的输出端与第三时钟门控单元202的测试使能端TE2电连接，第三时钟门控单元202的使能端E2与功能逻辑信号端101电连接。

在移位阶段，第一输入端向控制单元400提供第一信号，控制单元400输出第一控制信号，在第一控制信号的控制下，第三时钟门控单元202打开。

在捕获阶段，第一输入端向控制单元400提供第二信号，控制单元400输出第二控制信号，功能逻辑信号端101向第三时钟门控单元202提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，第三时钟门控单元202打开或关闭。

与现有技术相比，本发明提供的DFT测试装置中，控制单元400的第一输入端与扫描使能信号端103电连接，控制单元400的输出端与第三时钟门控单元202的测试使能端TE2电连接，第三时钟门控单元202的使能端E2与功能逻辑信号端101电连接。基于此，在移位阶段，控制单元400的第一输入端向控制单元400提供第一信号，从而控制时钟单元202打开，为后续的待测逻辑单元300提供时钟信号。在捕获阶段，控制单元400的第一输入端向控制单元400提供第二信号，控制单元400输出第二控制信号至第三时钟门控单元202，功能逻辑信号端101向第三时钟门控单元202提供功能逻辑信号。在第二控制信号和功能逻辑信号的控制下，第三时钟门控单元202打开或关闭，以实现对待测逻辑单元300的测试。相对于现有技术，本发明在不增加测试向量数目的情况下，解决了现有技术中损失测试覆盖率的问题。因此，不会导致测试效率降低的问题。

作为一种可能的实现方式，如图4所示，控制单元400包括：扫描寄存模块410以及数据选择模块420。

扫描寄存模块410的扫描输入端SI与扫描输入信号端104电连接，扫描寄存模块410的扫描使能端SE与扫描使能信号端103电连接，扫描寄存模块410的输出端Q3与数据选择模块420的第一输入端I0电连接，扫描寄存模块410的时钟输入端CP3与时钟信号端CLK电连接。

数据选择模块420的选择端S，和数据选择模块420的第二输入端I1均与扫描使能信号端103电连接，数据选择模块420的输出端Z与第三时钟门控单元202的测试使能端TE2电连接。

在移位阶段，扫描使能信号端103向扫描寄存模块410和数据选择模块420提供第一信号，数据选择模块420输出第一控制信号，在第一控制信号的控制下，第三时钟门控单元202打开。

在捕获阶段，扫描使能信号端103向扫描寄存模块410和数据选择模块420提供第二信号，数据选择模块420输出第二控制信号，功能逻辑信号端101向第三时钟门控单元202提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，第三时钟门控单元202打开或关闭。

进一步的，如图4所示，在捕获阶段，当第二控制信号或功能逻辑信号为第一信号时，第三时钟门控单元202开启。当第二控制信号和功能逻辑信号均为第二信号时，第三时钟门控单元202关闭。

示例性的，在捕获阶段，当第一信号为信号1时，此时，第二控制信号为信号1，或者功能逻辑信号为信号1，第三时钟门控单元202开启。当第二信号为信号0时，此时，第二控制信号和功能逻辑信号均为信号0，第三时钟门控单元202关闭。

在一些具体实施例中，如图4所示，扫描寄存模块410可以是第一扫描寄存器。第一扫描寄存器的输出端与第一扫描寄存器的数据输入端电连接。第一扫描寄存器的时钟输入端与时钟信号端CLK电连接。示例性的，当第一扫描寄存器的扫描使能端为信号1时，第一扫描寄存器选择扫描输入端的输入信号，将该信号传输至输出端。当第一扫描寄存器的扫描使能端为信号0时，第一扫描寄存器选择数据输入端的输入信号，将该信号传输至输出端。数据选择模块420可以是第二数据选择器。示例性的，当第二数据选择器的选择端为信号1时，第二数据选择器选择输出第二输入端的输入信号。当第二数据选择器的选择端为信号0时，第二数据选择器选择输出第一输入端的输入信号。

参照图3和图4，第三时钟门控单元202还有时钟输入端，第三时钟门控单元202的时钟输入端CP2与时钟信号端CLK电连接，第三时钟门控单元202的输出端Q2与待测逻辑单元300的时钟输入端电连接。

示例性的，第三时钟门控单元202可以是时钟门控器。时钟门控器在使能端的输入信号和测试使能端的输入信号控制下打开或关闭。时钟门控器的使能端的输入信号为信号1，或时钟门控器的测试使能端的输入信号为信号1时，时钟门控器打开。时钟门控器的使能端的输入信号和时钟门控器的测试使能端的输入信号均为信号0时，时钟门控器关闭。

示例性的，如图4所示，第一扫描寄存器的扫描输入端与扫描输入信号端104电连接，第一扫描寄存器的扫描使能端与扫描使能信号端103电连接，第一扫描寄存器的输出端与第二数据选择器的第一输入端电连接。第二数据选择器的选择端，和第二数据选择器的第二输入端均与扫描使能信号端103电连接，第二数据选择器的输出端与时钟门控器的测试使能端电连接。

在移位阶段，扫描使能信号端103提供的扫描使能信号为信号1。此时，第二数据选择器的选择端和第二数据选择器的第二输入端均为信号1。因此，第二数据选择器的输出端输出的输入信号，即输出第一控制信号1。时钟门控器的测试使能端接收到第一控制信号1，不论功能逻辑信号端101向时钟门控器的使能端提供的功能逻辑信号是信号1或者是信号0，时钟门控器都能打开。

在捕获阶段，扫描使能信号端103提供的扫描使能信号为信号0。第二数据选择器的选择端为信号0。因此，第二数据选择器的输出端输出第一输入端的输入信号，即输出第二控制信号。功能逻辑信号端101向时钟门控器的使能端提供功能逻辑信号。在第二控制信号为信号1，或功能逻辑信号为信号1时，时钟门控器都能打开。在第二控制信号和功能逻辑信号均为信号0时，时钟门控器关闭。

图5示例出了扫描寄存模块410的电路示意图。如图5所示，扫描寄存模块410包括第一数据选择器4101和D触发器4102。第一数据选择器4101的第一输入端是扫描寄存模块410的数据输入端D1，第一数据选择器4101的第二输入端是扫描寄存模块410的扫描输入端SI，第一数据选择器4101的选择端是扫描寄存模块410的扫描使能端SE，D触发器4102的输出端是扫描寄存模块410的输出端Q3。本发明实施例提供的D触发器可以是上升沿触发器，也可以是下降沿触发器，本发明实施例对此不作限定。

第一数据选择器4101的第一输入端与D触发器4102的输出端电连接，第一数据选择器4101的第二输入端与扫描输入信号端104电连接，第一数据选择器4101的选择端与扫描使能信号端103电连接，第一数据选择器4101的输出端与D触发器4102的数据输入端电连接， D触发器4102的时钟输入端与时钟信号端CLK电连接。

第一数据选择器4101用于在扫描使能信号的作用下，将扫描输入信号或D触发器4102的输出信号，传输至D触发器4102的输入端。

示例性的，第一数据选择器4101的工作原理和上述第二数据选择器的工作原理是一致的。即当第一数据选择器4101的选择端为信号1时，第一数据选择器4101选择输出第二输入端的输入信号。当第一数据选择器4101的选择端为信号0时，第一数据选择器4101选择输出第一输入端的输入信号。而第一数据选择器4101的第二输入端的输入信号是可设置的，因此，当第一数据选择器4101的选择端为信号1时，可以根据实际需要对第二输入端的输入信号进行赋值。

D触发器4102为边沿触发器，即不论触发器原来的状态如何，在时钟信号变换的边沿，D触发器4102的输入信号输入至D触发器中。例如：D触发器4102的输入信号为信号0，在时钟信号由信号0跳变为信号1时，D触发器4102的输出信号为信号0。D触发器4102的输入信号为信号1，时钟信号保持信号0或者保持信号1时，D触发器4102的输出信号仍然是上一次时钟信号跳变时输入至D触发器4102中的信号0。只有当时钟信号再次由信号0跳变为信号1时，D触发器4102的输入信号才会再次输入至D触发器4102中。可以理解的是，此处举例的D触发器4102为上升沿触发器，即在时钟信号由信号0跳变为信号1时，才会将输入信号传输至D触发器中。当使用的D触发器为下降沿触发器时，则在时钟信号由信号1跳变为信号0时，才会将输入信号传输至D触发器中。基于此，我们还可以通过时钟信号的跳变，从而控制D触发器4102的输出信号。

作为一种可能的实现方式，如图4所示，扫描寄存模块410的输出端Q3还与扫描链500电连接，扫描链500包括串联的至少一个第二扫描寄存器。示例性的，扫描链500可以为一个第二扫描寄存器，也可以为多个第二扫描寄存器串联。扫描寄存模块410的输出端Q3与扫描链500的输入端电连接，时钟信号端CLK与扫描链500的时钟输入端电连接。通过时钟信号的跳变，对每一个串联在扫描链500上的扫描寄存器进行赋值移位。因此，可以在扫描链500的输出端OUT观测到扫描寄存模块410的输出端Q3的信号传输情况，根据观测到的情况，可以调整扫描寄存模块410的扫描输入端SI的输入信号。

本发明实施例还提供一种测试系统，该测试系统包括上述实施例提供的DFT测试装置。

与现有技术相比，本发明实施例提供的测试系统的有益效果与上述实施例提供的DFT测试装置的有益效果相同，此处不做赘述。

本发明实施例还提供一种DFT测试方法，应用于上述实施例提供的DFT测试装置，如图6和图7所示，该测试方法包括：

在移位阶段，执行步骤S101~S103，具体包括：

S101：控制第一输入端向控制单元提供第一信号；

S102：控制控制单元输出第一控制信号；

S103：在第一控制信号的控制下，时钟门控单元打开。

在捕获阶段，执行步骤S201~S204，具体包括：

S201：控制第一输入端向控制单元提供第二信号；

S202：控制控制单元输出第二控制信号；

S203：控制功能逻辑信号端向时钟门控单元提供功能逻辑信号

S204：在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭。

与现有技术相比，本发明实施例提供的DFT测试方法的有益效果与上述实施例提供的DFT测试装置的有益效果相同，此处不做赘述。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”（comprising）一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。