机译:基于直接时钟周期内插的1.3周期锁定时间,非PLL / DLL时钟乘法器,用于“按需时钟”
机译:基于直接时钟周期内插的1.3周期锁定时间,非PLL / DLL时钟乘法器,用于“按需时钟”
机译:时钟生成PLL的性能预测:基于环形振荡器的PLL和基于LC振荡器的PLL
机译:通过锁定波形表征进行PLL锁定时间预测和参数测试
机译:针对时间模式信号处理应用的高阶锁相环设计和测试。
机译:实时脑振荡检测和锁相环刺激自回归谱估计和时间序列预测远期
机译:基于0.18μmCMOS技术的低锁定时间的数字PLL合成器的实现。