首页> 外文OA文献 >IMPLEMENTATION BASED ON 0.18 µM CMOS TECHNIQUES FOR DIGITAL PLL SYNTHESIZER IN LOW LOCKING TIME .

【2h】

IMPLEMENTATION BASED ON 0.18 µM CMOS TECHNIQUES FOR DIGITAL PLL SYNTHESIZER IN LOW LOCKING TIME .

机译：基于0.18μmCMOS技术的低锁定时间的数字PLL合成器的实现。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An src="/images/tex/29719.gif" alt="80times "> Analog-Implemented Time-Difference Amplifier for Delay-Line-Based Coarse-Fine Time-to-Digital Converters in 0.18- src="/images/tex/21769.gif" alt="mu "> m CMOS [J] . Shih Horng-Yuan, Lin Sheng-Kai, Liao Po-Shun Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第8期

机译： src =“ / images / tex / 29719.gif” alt =“ 80times”> 基于延迟线的粗略精细时间的模拟实现时差放大器0.18- src =“ / images / tex / 21769.gif” alt =“ mu”> m CMOS的数字转换器
2. A 9-bit Quadrature Direct Digital Synthesizer Implemented in 0.18-$mu{hbox {m}}$ SiGe BiCMOS Technology [J] . Yu X., Dai F., Irwin J. D., IEEE Transactions on Microwave Theory and Techniques . 2008,第5期

机译：采用0.18- $ mu {hbox {m}} $ SiGe BiCMOS技术实现的9位正交直接数字合成器
3. A 12 GHz 1.9 W Direct Digital Synthesizer MMIC Implemented in 0.18 $mu$m SiGe BiCMOS Technology [J] . Yu X., Dai F. F., Irwin J. D., IEEE Journal of Solid-State Circuits . 2008,第6期

机译：采用0.18μmSiGe BiCMOS技术实现的12 GHz 1.9 W直接数字合成器MMIC
4. A low jitter 5.3-GHz 0.18-/spl mu/m CMOS PLL based frequency synthesizer [C] . Ali, S., Faquir Jain . 2002

机译：低抖动5.3 GHz，0.18- / splμ/ m CMOS PLL频率合成器
5. Cell Based Synthesized Low Noise All Digital Frequency Synthesizer, 0.13mum CMOS and FPGA Implementations. [D] . Wen, Tingjun. 2011

机译：基于单元的合成低噪声全数字频率合成器，0.13mum CMOS和FPGA实现。
6. A Low Power Digital Accumulation Technique for Digital-Domain CMOS TDI Image Sensor [O] . Changwei Yu, Kaiming Nie, Jiangtao Xu, 2016

机译：用于数字域CMOS TDI图像传感器的低功耗数字累加技术
7. Cell based synthesized low noise all digital frequency synthesizer, 0.13μm CMOS and FPGA implementations [O] . Tingjun Wen -1

机译：基于单元的合成低噪声所有数字频率合成器，0.13μmCMOS和FPGA实现

IMPLEMENTATION BASED ON 0.18 µM CMOS TECHNIQUES FOR DIGITAL PLL SYNTHESIZER IN LOW LOCKING TIME .

著录项

引文网络

相似文献

相关主题

期刊订阅