机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:IEEE 754-2008十进制并行和流水线FPGA浮点乘法器
机译:在高性能并行定点十进制乘法器设计上。
机译:NULL约定浮点乘法器
机译:并行ieee p754十进制浮点乘法器
机译:spIm(斯坦福流水线迭代乘法器):流水线64 X 64位迭代乘法器