机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:在Virtex-5 FPGA上具有并行定点乘法器的十进制浮点精确标量乘积单元
机译:平行IEEE P754小数浮点倍增器
机译:在高性能并行定点十进制乘法器设计上。
机译:IEEE 802.15.4 TSCH中使用2-Way并行集合的快速同步方案
机译:使用二进制编码格式的IEEE 754R十进制浮点算法的软件实现