首页> 外国专利> Parallelized rounding for decimal floating point to binary coded decimal conversion

Parallelized rounding for decimal floating point to binary coded decimal conversion

机译:小数浮点对二进制编码十进制转换并行化舍入

摘要

A computer-implemented method includes: receiving, using a processor, a decimal floating point number; and using a floating point unit within the processor to convert the decimal floating point number into a binary coded decimal number, wherein the floating point unit starts a conversion loop subsequent to a rounding loop starting, wherein the rounding loop and the conversion loop run in parallel once started.
机译:计算机实现的方法包括:使用处理器,十进制浮点数接收; 并在处理器内使用浮点单元将十进制浮点数转换为二进制编码的十进制数,其中浮点单元在舍入循环开始后开始转换回路,其中舍入循环和转换循环并行运行 一旦开始了。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号