flip-flops; integrated circuit design; integrated circuit testing; logic design; cost-effective scan architecture; scan testing; nonscan test power; test application cost; scan designed circuit; scan flip-flop; redundant fault; test vector; scan forest;
机译:使用路由驱动的扫描架构进行低功耗扫描测试以压缩测试数据
机译:在线性扫描和双树扫描架构上使用集成扫描单元和测试矢量重排序技术降低测试功耗
机译:重新配置了扫描林,以降低测试应用程序成本,降低测试数据量和降低测试功耗
机译:具有非扫描测试能力和测试应用程序成本的经济高效的扫描架构,可用于扫描测试
机译:VLSI电路扫描测试中的低成本电源和电源噪声估计与控制
机译:摘要60:3D患者和外科医生指尖的面部扫描:iPhone X 3D扫描仪的精度和精确测试
机译:具有非扫描测试功率和测试应用成本的经济效益扫描架构