机译:采用0.35 / spl mu / m和0.25 / spl mu / m CMOS技术的嵌入式HIMOS(R)闪存
机译:采用0.6- / spl mu / m CMOS的200-MSPS 6位闪存ADC
机译:高性能0.35- / spl mu / m 3.3-V BiCMOS技术,针对0.6- / spl mu / m 3.3-V BiCMOS技术的产品移植进行了优化
机译:LDMOS通过大型倾斜植入物在0.6 / SPL MU / M BCD5过程中实现,闪存兼容
机译:基于逻辑兼容嵌入式闪存技术的非挥发性神经形态计算
机译:CMOS兼容的铁电NAND闪存用于高密度低功耗和高速三维内存
机译:采用0.18- / spl mu / m CMOS的5.2-GHz RF功率采集器,用于植入式眼压监测
机译:在NUma(非统一存储器访问)多处理器上实现相干存储器抽象:使用pLaTINUm(用于调查非均匀存储器的平台)的经验。修订。