与5伏CMOS工艺兼容的NLDMOS结构及其制法

摘要

本发明公开了一种与5伏CMOS工艺兼容的NLDMOS结构及其制法，该结构包括：5伏CMOS工艺兼容形成的场氧区、多晶硅栅极、栅氧化层、隔离侧墙和源漏，其中，还包括：由CMOS工艺中的P阱构成的P型本底区，由CMOS工艺中的N阱构成的N型漂移区；其制法包括：1)P阱作为P型本底区，N阱作为N漂移区；2)控制P型本底区和N漂移区的距离；3)缩小积累区长度至-0.2～0.1μm之间；4)按5伏CMOS工艺，完成场氧区、多晶硅栅、栅氧化层、隔离侧墙、源漏和电极连接的制作。本发明使击穿电压达到25伏以上，并且可满足开关器件和模拟器件的使用特性。

说明书

技术领域

本发明涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)结构及其制法，特别是涉 及一种与5伏CMOS(互补金属氧化物半导体)工艺兼容的NLDMOS结构及其制法。

背景技术

DMOS(双扩散金属氧化物半导体)由于具有耐高压，大电流驱动能力和极低功耗等特 点，目前在电源管理电路中被广泛采用。在BCD(Bipolar-CMOS-DMOS)工艺中，DMOS虽然 与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS的本底区和漂移区 的条件往往无法与CMOS现有的工艺条件共享。其主要原因是，DMOS在高耐压的情况下，需 要漂移区的掺杂要淡，从而实现在漏端有高压偏置时，漂移区全部耗尽来增加漏端到本底之 间的耗尽区宽度来分压，并产生平坦的电场分布，一次击穿电压得以提高。CMOS的要求则是 P阱【相对于N型金属氧化物半导体(NMOS)】或N阱【相对于P型金属氧化物半导体(PMOS)】 的浓度要高，这样可以提高器件与器件之间的隔离耐压和抑制Latch-up效应。

因此，需要开发一种能与CMOS工艺兼容的DMOS，使制备方便。

发明内容

本发明要解决的技术问题是提供一种与5伏CMOS工艺兼容的NLDMOS结构及其制法。在 不改变任何工艺条件的情况下，本发明的NLDMOS结构可使得击穿电压(BV)达到25伏以上， 使器件有较大的安全工作区。

为解决上述技术问题，本发明的与5伏CMOS工艺兼容的NLDMOS结构，包括：5伏CMOS 工艺兼容形成的场氧区、多晶硅栅极、栅氧化层、隔离侧墙和源漏，其中，还包括：由CMOS 工艺中的P阱构成的P型本底区，由CMOS工艺中的N阱构成的N型漂移区；所述P型本底区 和N型漂移区，位于P型衬底内；源漏位于P型本底区和N型漂移区内；栅氧化层位于P型 衬底的上表面；多晶硅栅极位于栅氧化层之上；隔离侧墙与多晶硅栅极相邻；场氧区位于N 型漂移区之上，且场氧区与多晶硅栅极有重叠。

所述场氧区与多晶硅栅极的重叠部分的长度范围为0.1～3μm。

所述P型本底区和N型漂移区之间的距离为0.5～2μm。

所述NLDMOS结构中，其积累区长度(LA)为-0.2～0.1μm。

另外，本发明还公开了一种与5伏CMOS工艺兼容的NLDMOS结构的制作方法，包括：

(1)采用P阱作为P型本底区(P-Body)，N阱作为N漂移区(N-Drift)；

(2)控制NLDMOS中的P型本底区(由P阱构成)和N漂移区(由N阱构成)的距离， 实现对N阱和P阱之间的PN结耐压的调整；

(3)缩小积累区长度(LA)的尺寸，LA大小在-0.2～0.1μm之间(比常规LDMOS小)， 利用N阱向P阱方向的横向扩散，维持器件良好特性的同时提高栅氧下方LOCOS鸟嘴处的耐 压水平；

(4)按5伏CMOS工艺，完成多晶硅栅、栅氧化层、隔离侧墙、源漏和电极连接的制作。

对于上述方法，其具体步骤，包括：

1)利用有源区光刻，打开场氧区域，并在P型衬底(P-Sub)上刻蚀场氧区；

2)在P型衬底上进行局部氧化(LOCOS)，形成场氧区；

3)光刻打开阱注入区域，向P型衬底分别注入P型杂质离子和N型杂质离子形成P阱和 N阱，其中，N阱位于场氧区下方，且P阱作为NLDMOS的本底区，N阱作为NLDMOS的漂移区， N阱和P阱在NLDMOS区域间隔为0.5～2μm，积累区长度LA大小为-0.2～0.1μm；

4)在P型衬底上，通过热氧化方法，生长115～160埃的栅氧化层，并淀积1000～3000 埃的多晶硅，然后进行多晶硅栅刻蚀，形成NLDMOS的多晶硅栅极；

5)淀积一层2500～3500埃的二氧化硅，干法刻蚀之后形成与多晶硅栅极相邻的隔离侧 墙；

6)在隔离侧墙形成后，P型本底区和N型漂移区内选择性的进行常规的源漏离子注入， 分别形成N型源漏；

7)采用与5伏CMOS工艺一致的工艺，进行电极连接后，完成NLDMOS的制作。

本发明的NLDMOS结构，可以集成在5伏CMOS工艺中，利用平台中原有的工艺条件，在 不额外增加光刻版并且不改变注入条件的情况下，仅通过调整器件P型本底区(由P阱构成) 和N漂移区(由N阱构成)的距离以及缩小积累区长度(LA)的尺寸，使得器件保持较好特 性的前提下，击穿电压能达到25伏以上，使器件有较大的安全工作区，并且其特性可以满足 开关器件和模拟器件的使用特性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明中耐压优化的NLDMOS结构示意图；

图2是本发明的刻蚀场氧区之后的NLDMOS结构器件截面图；

图3是本发明的局部氧化(LOCOS)之后的器件剖面图；

图4是本发明的P阱和N阱注入之后的器件剖面图；

图5是本发明的多晶硅栅极刻蚀之后的器件剖面图；

图6是本发明的隔离侧墙形成之后的器件剖面图；

图7是N阱和P阱之间的PN结击穿电压与阱间距的关系图，其中，A为N阱和P阱之间 的距离为0时的击穿电压图，B为N阱和P阱之间的距离为1μm时的击穿电压图；

图8是一种与5V CMOS工艺兼容的NLDMOS击穿电压图；

图9是本发明的优化设计后NLDMOS结构器件的击穿电压。

图中附图标记说明如下：

101为P型衬底     102为场氧区      103为P阱

104为N阱         105为栅氧化层    106为多晶硅栅极

107为隔离侧墙    108为N型源漏

Space为P型本底区和N型漂移区之间的距离(也即P阱与N阱的距离)

LA为积累区长度

具体实施方式

本发明的与5伏CMOS工艺兼容的NLDMOS结构，如图1所示，包括：5伏CMOS工艺兼容 形成的场氧区102、多晶硅栅极106、栅氧化层105、隔离侧墙107和源漏108，以及由CMOS 工艺中的P阱103构成的P型本底区，由CMOS工艺中的N阱104构成的N型漂移区；其中， P型本底区和N型漂移区，位于P型衬底101内，且P型本底区和N型漂移区之间的距离(Space) 为0.5～2μm；源漏108位于P型本底区和N型漂移区内；栅氧化层105位于P型衬底101的 上表面；多晶硅栅极106位于栅氧化层105之上；隔离侧墙107与多晶硅栅极106相邻；场 氧区102位于N型漂移区之上，且场氧区102与多晶硅栅极106有重叠，其重叠部分的长度 范围为0.1～3μm。

上述NLDMOS结构中，其积累区长度(LA)为-0.2～0.1μm。

对于上述NLDMOS结构，其制作方法，包括步骤：

1)利用有源区光刻，打开场氧区域，并在P型衬底(P-Sub)101上刻蚀场氧区102(如图 2所示)；

2)在P型衬底101上进行局部氧化(LOCOS)，形成场氧区102(如图3所示)；其中， 场氧区102的形成与5伏CMOS工艺兼容；

3)光刻打开阱注入区域，向P型衬底101分别注入P型杂质离子和N型杂质离子形成P 阱103和N阱104，其中，N阱位于场氧区102下方，且P阱103作为NLDMOS的本底区，N 阱104作为NLDMOS的漂移区，N阱104和P阱103在NLDMOS区域间隔为0.5～2μm，积累区 长度(LA)大小为-0.2～0.1μm(如图4所示)；

4)在P型衬底101上，通过热氧化方法，生长115～160埃的栅氧化层105，并淀积1000～ 3000埃(如可以为2000埃)的多晶硅，然后进行多晶硅栅刻蚀，形成NLDMOS的多晶硅栅极 106(如图5所示)；其中，多晶硅栅极106、栅氧化层105的形成与5伏CMOS工艺兼容；

5)淀积一层2500～3500埃的二氧化硅，干法刻蚀之后，形成与多晶硅栅极相邻的隔离 侧墙107(如图6所示)；其中，隔离侧墙107的形成与5伏CMOS工艺兼容；

6)在隔离侧墙107形成后，P型本底区和N型漂移区内选择性的进行常规的源漏离子注 入，分别在P阱103和N阱104形成N型源漏108(如图1所示)；其中，源漏108的形成与 5伏CMOS工艺兼容；

7)采用与5伏CMOS工艺一致的工艺，进行电极连接后，完成NLDMOS的制作。

其中，对于NLDMOS设计中，如果通过将N阱和P阱之间的距离从0增加到1μm(如图7 所示)，N阱和P阱之间的PN结击穿电压可以从19V增加到37V。但是从图8中可以看到，器 件发生击穿的位置，并不位于N阱和P阱之间的PN结，而是在栅氧与场氧鸟嘴交界处发生击 穿，同时，由于与5伏CMOS工艺兼容，N阱的掺杂浓度较高，场氧下方不能完全耗尽，因此， 增加PA(有源区上多晶硅)和PF(场氧区上多晶硅)尺寸对提高击穿电压帮助不大。这种 NLDMOS设计最高耐压只能达到20伏特。

本发明的与5伏CMOS工艺兼容的NLDMOS结构，在不改变任何工艺条件和增加光罩的情 况下，通过调整NLDMOS中的P型本底区(由P阱构成)和N漂移区(由N阱构成)的距离， 提高N阱104和P阱103之间的PN结击穿电压，缩小积累区长度(LA)的尺寸，利用N阱 104向P阱103方向的横向扩散，增加有效LA的距离，保持器件良好特性的同时，提高栅氧 化层105下方LOCOS鸟嘴处的耐压水平，成功地使得整个器件的击穿电压达到25伏特以上， 如图9所示。本发明中的NLDMOS结构器件，其特性可以满足开关器件和模拟器件的使用特性。