机译:单BJT和双BJT BiCMOS逻辑门中的故障表现
机译:适用于采用低压BiCMOS技术的VLSI的1.5 V全摆幅BiCMOS动态逻辑门电路
机译:通过晶体管重新排序减少动态BiCMOS逻辑门中的功耗
机译:故障单一BJT BICMOS逻辑门的行为
机译:基于微机电系统的单设备数字逻辑门,适用于恶劣的环境应用。
机译:采用基本IGZO的MOS晶体管以减小的占位面积实现所有基本逻辑门的底栅方法
机译:通过晶体管重新排序降低动态BiCmOs逻辑门中的功耗
机译:有缺陷的双BJT BiCmOs逻辑门的行为