National Institute of Advanced Industrial Science and Technology, Power Electronics Research Center, 1-1-1 Umezono, Tsukuba-shi, Ibaraki 305-8568, Japan;
4H-SiC; B-MOSFET; buried channel; channel-doped; channel mobility; C-MOSFET; dit; interface traps; modeling; MOSFETs; simulation; surface mobility; TCAD;
机译:通过3D TCAD仿真研究了基于无结单栅极SOI MOSFET的6T SRAM单元的SEU灵敏度
机译:4H-SiC VDMOSFET高温TCAD仿真的迁移率和界面陷阱参数的校准
机译:TCAD仿真研究亚纳米30nm多栅极SOI MOSFET的尺寸效应
机译:浮动栅上具有分离栅偏置的纳米级功能神经元MOSFET的TCAD模拟
机译:1.2 kV 4H-SiC平面栅极功率MOSFET的设计,分析和优化,用于改进的高频切换
机译:4H-SIC双沟MOSFET采用分流异质结闸用于改善开关特性
机译:通过3D TCAD仿真研究了基于连接的单栅SOI MOSFET的连接型单栅SOI MOSFET的SEU敏感性
机译:具有高迁移率的常闭4H-siC沟槽栅极mOsFET(预印刷)