法律状态公告日
法律状态信息
法律状态
2019-01-25
授权
授权
2016-08-31
实质审查的生效 IPC(主分类):H01L29/49 申请日:20160422
实质审查的生效
2016-07-20
公开
公开
技术领域
本发明属于场效应晶体管技术领域,具体涉及一种具有部分高掺 杂沟道4H-SiC金半场效应管。
背景技术
SiC材料具有宽带隙、高击穿电场、高的饱和电子迁移速度、高 热导率等突出的材料和电学特性,使其在高频高功率器件应用中,尤 其是高温、高压、航天、卫星等严苛环境下的高频高功率器件应用中 具有很大的潜力。在SiC同质异形体中,六角密堆积的纤锌矿结构的 4H-SiC的电子迁移率是6H-SiC的近三倍,因此4H-SiC材料在高频 高功率器件,尤其是金属半导体场效应晶体管(MESFET)应用中占 有主要地位。
目前,大多数文献致力于双凹陷4H-SiCMESFET结构的研究及 在此结构的基础上进行改进。该结构从下至上由4H-SiC半绝缘衬底、 P型缓冲层、N型沟道层和N+帽层堆叠而成,以该堆叠层为基础, 刻蚀N+帽层后形成凹陷的N型沟道层,栅的源侧一半长度向N型沟 道层内凹陷形成凹栅结构,凹陷的N型沟道层可通过反应离子刻蚀 RIE技术完成。
虽然上述双凹陷结构4H-SiCMESFET的击穿电压因栅的源侧一 半长度向N型沟道层内凹陷而增加,但饱和漏电流却没有得到实质 性提升。并且在实际情况下,反应离子刻蚀RIE的过程会在器件漂移 区表面形成晶格损伤,导致N型沟道层中载流子有效迁移率下降, 进而降低漏极电流,在电流输出特性上表现为饱和电流的退化。
发明内容
本发明的目的是针对现有技术中的不足,解决了现有技术存在的 问题,旨在提供一种具有部分高浓度掺杂沟道且能够提高输出电流和 器件跨导,改善频率特性的一种具有部分高掺杂沟道4H-SiC场效应 管。
为实现上述目的,本发明公开了如下技术方案:
一种具有部分高掺杂沟道4H-SiC金半场效应管,自下而上设置 有4H-SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3),N型 沟道层(3)的两侧分别设置有源极帽层(4)和漏极帽层(5),所述 源极帽层(4)和漏极帽层(5)的表面分别设置有源电极(6)和漏 电极(7),N型沟道层(3)中部且靠近源极帽层(4)的一侧设置有 栅区域(10),栅区域(10)在N型沟道层(3)两侧形成左侧沟道凹 陷区(8)和右侧沟道凹陷区(9),左侧沟道凹陷区(8)正下方区域 为具有高掺杂浓度的沟道高掺杂区域(11)。
进一步的,所述左侧沟道凹陷区(8)和右侧沟道凹陷区(9)的 深度为0.05μm,左侧沟道凹陷区(8)的宽度为0.5μm,右侧沟道 凹陷区(9)的宽度为1μm。
进一步的,所述N型沟道区域内掺杂浓度为9×1017cm-3至 6×1018cm-3区间。
本发明公开的一种具有部分高掺杂沟道4H-SiC金半场效应管, 具有以下有益效果:
第一,漏极电流提高。4H-SiCMESFET器件最大输出功率密度正 比于漏极饱和电流、击穿电压以及膝点电压。通过引入N型沟道高浓 度掺杂区域,使靠近源端N型沟道区域电荷增加,进而使得源漏区的 沟道总电荷会增加,所以该器件的饱和漏电流得到大幅度提高。
第二,器件跨导提高。MESFET器件的跨导反映了栅源电压对沟 道漏电流的控制能力。大的器件跨导需要栅下空间电荷区尽可能集中 于栅下区域,尽量减少其向栅极两侧扩展的趋势。通过在栅极左侧沟 道引入高掺杂区域,在栅极左侧与正下方沟道形成浓度梯度,其将有 效阻止栅下空间电荷区向两侧扩展,即栅下空间电荷区厚度将有效增 加,从而增加器件跨导。
第三,频率特性改善。通过在栅极左侧沟道内引入高掺杂区域, 增加器件跨导,同时器件栅源电容增幅较小,从而器件的频率特性改 善明显。
附图说明
图1是本发明的结构示意图;
附图标记说明:
1.4H-SiC半绝缘衬底,2.P型缓冲层,3.N型沟道层,4.源极帽 层,5.漏极帽层,6.源电极,7.漏电极,8.左侧沟道凹陷区,9.右侧 沟道凹陷区,10.栅区域,11.沟道高掺杂区域。
具体实施方式
下面结合实施例并参照附图对本发明作进一步描述。
请参见图1。
一种具有部分高掺杂沟道4H-SiC金半场效应管,自下而上设置 有4H-SiC半绝缘衬底1、P型缓冲层2、N型沟道层3,N型沟道层3 的两侧分别设置有源极帽层4和漏极帽层5,所述源极帽层4和漏极 帽层5的表面分别设置有源电极6和漏电极7,N型沟道层3中部且 靠近源极帽层4的一侧设置有栅区域10,栅区域10在N型沟道层3 两侧形成左侧沟道凹陷区8和右侧沟道凹陷区9,左侧沟道凹陷区8 正下方区域为具有高掺杂浓度的沟道高掺杂区域11。
作为具体实施例,所述左侧沟道凹陷区8和右侧沟道凹陷区9的 深度为0.05μm,左侧沟道凹陷区8的宽度为0.5μm,右侧沟道凹陷 区9的宽度为1μm。
作为具体实施例,所述N型沟道区域内掺杂浓度为9×1017cm-3至6×1018cm-3区间。
本发明通过引入N型沟道高浓度掺杂区域11,使靠近源端N型 沟道区域电荷增加,进而使得源漏区的沟道总电荷会增加,最终器件 的饱和漏电流得到大幅度提高。同时引入的N型沟道高浓度掺杂区域 在栅极左侧与正下方沟道形成浓度梯度,其将有效阻止栅下空间电荷 区向两侧扩展,即栅下空间电荷区厚度将有效增加,从而增加器件跨 导;器件跨导增加的同时器件栅源电容仅有微小增加,最终器件频率 特性具有显著改善。
以上所述仅是本发明的优选实施方式,而非对其限制;应当指出, 尽管参照上述各实施例对本发明进行了详细说明,本领域的普通技术 人员应当理解,其依然可以对上述各实施例所记载的技术方案进行修 改,或对其中部分或者全部技术特征进行等同替换;而这些修改和替 换,并不使相应的技术方案的本质脱离本发明各实施例技术方案的范 围。
机译: 场效应管N沟道MOSFET器件,曾经是电子设备的可编程存储单元,其源极的掺杂比漏极高,其中从沟道到漏极的掺杂杂质浓度梯度很高
机译: 场效应管用于微处理器的存储器单元的平面型FET具有晶体硅衬底,该晶体硅衬底包括表面以及在该表面上形成的源极或漏极区域,该源极或漏极区域沿着沟道部分的长度围绕沟道部分。
机译: 导电基底和高掺杂基底的反沟道地源场效应管结构