SENSE, VIT University, Vellore, India;
机译:间歇谐振时钟可在任何时钟频率下降低近/亚阈值逻辑电路的功耗
机译:宽工作频率谐振时钟和数据电路,可降低开关功率
机译:具有时钟门控和倍频的低功耗双电源时钟网络
机译:用于多个频率的时钟倍增倍线电路及其在CDN中的应用降低功率
机译:用于现代高效无线通信电路的先进设计技术:功率放大器和倍频器。
机译:基于图的符号技术及其在模拟集成电路频率响应界分析中的应用
机译:24.9间歇谐振时钟可在任何时钟频率下实现功率降低,适用于0.37V 980kHz近阈值逻辑电路
机译:KD * p倍频器适用于高平均功率应用。