Comput. Syst. Lab., Cornell Univ., Ithaca, NY;
asynchronous circuits; buffer circuits; convertors; delay circuits; 2-phase buffer; asynchronous channels; circuit template; dynamic power consumption; global routing networks; multiple voltage domains; nonperformance critical components; relaxed quasidelay-insensitive circuits; static switching networks; voltage converters; FPGA; asynchronous; qdi; two phase; voltage scaling;
机译:使用基于累加器的BIST来减少延迟,功耗和面积的组合电路测试的设计和实现
机译:使用基于累加器的BIST来减少延迟,功耗和面积的组合电路测试的设计和实现
机译:基于CCI的电路中的寄生补偿可降低功耗
机译:用宽松的准延迟不敏感电路降低功耗
机译:宽松的准延迟不敏感电路
机译:一个社区干预以减少瑞典青少年的酗酒和酗酒:拟实验
机译:通过宽松的准延迟不敏感电路降低功耗
机译:多阈值互补金属氧化物半导体(mTCmOs)总线电路和通过脉冲待机开关降低总线功耗的方法。