Electrical Engineering Department, National Tsing Hua University, Taiwan;
Electrical Engineering Department, National Tsing Hua University, Taiwan;
Electrical Engineering Department, National Tsing Hua University, Taiwan;
Delays; Delay lines; Phase locked loops; Clocks; Jitter; Handover;
机译:分数-
机译:使用多条压控延迟线的双回路延迟锁定回路
机译:延迟锁定环路技术可稳定CMOS FPGA器件内部延迟的温度
机译:超弹性延迟锁定环中的乒乓可调延迟线
机译:用于多个时钟相位/延迟生成的延迟锁定环路。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:一种促进基于细胞的延迟锁环的弹性的ping-pong方法