Electronics and Communication Department, Babaria Institute of Technology, BITS edu campus, Varnama, Vadodara, Indiac;
GDI XNOR full adder; Transmission gate full adder; Wallace tree multiplier; Zhuang full adder;
机译:使用华莱士树减少架构和1.5V全摆幅BiCMOS动态逻辑电路的BiCMOS动态乘法器
机译:利用SVL电路设计低泄漏功率华莱士树乘法器
机译:使用模块化方法设计低功耗华莱士树乘法器架构
机译:华莱士树乘法器硬件电路架构的比较分析
机译:华莱士树乘法器的时序诱导误差分析
机译:在二十年前应用联合髌骨骨折的繁忙金属硬件去除:案例报告
机译:使用展位,华莱士树,阵列和Vedic乘法器的MAC单元性能分析
机译:标准大都市统计区(smsa)乘数:61个smsa的区域工业乘数系统(RIms)结果的比较分析