Electrical and Computer Engineering, University of Virginia Charlottesville, Virginia, USA;
机译:使用游标延迟时间数字转换器的全数字锁相环架构设计
机译:使用用于DRAM的循环锁定环的全数字快速锁定延迟锁定环
机译:基于延迟锁定环的时间数字转换器的设计
机译:近阈值设计所有数字延迟锁定环
机译:低抖动,宽锁定范围全数字锁相环和延迟锁相环的研究和设计。
机译:具有延迟耦合的数字锁相环的自组织同步理论与实验
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响