机译:基于延迟锁定环的时间数字转换器的设计
TDC; DLL; multiphase clock; false lock; jitter;
机译:基于延迟锁定环的时间数字转换器的设计
机译:高性能环形振荡器CMOS时间数字转换器的最新发展和设计挑战
机译:用于ATLA监控漂移管探测器的阶段2升级的时间到数字转换器ASIC和MINI-DAQ系统
机译:具有大动态范围和自动多循环概念的18位时间到数字转换器设计
机译:基于时间数字转换器的数字锁相环的分析与设计
机译:基于级联时间插值器的可重构时间数字转换器的电阻抗谱设计†
机译:利用CMOS技术可扩展的时间模式模数转换器的设计模型模数转换器