机译:使用游标延迟时间数字转换器的全数字锁相环架构设计
机译:基于延迟锁定环的时间数字转换器的设计
机译:具有静态相位偏移消除的低抖动乘以延迟锁定环,应用于时间转换器
机译:基于单级游标延迟环精细插值的高线性度,17 ps精密时间数字转换器
机译:一个具有1 ps分辨率时间数字转换器的快速锁定全数字锁相环,使用校准的时间放大器和插值数字控制振荡器
机译:基于时间数字转换器的数字锁相环的分析与设计
机译:基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
机译:具有可切换粗/精细分辨率的相位缩放的游标时间到数字转换器架构,宽范围和超低功耗