University of Bologna, DEIS, Viale Risorgimento, 2 Bologna (Italy);
机译:Xpipes:千兆级片上系统的片上网络架构
机译:用于SoC多处理器体系结构的线程并行MPEG-2,MPEG-4和H.264视频编码器
机译:用于优化多芯SOC通信的芯片上网(NOC)路由器架构的区域有效的FPGA实现
机译:XPIPES:用于多处理器SOC的延迟不敏感参数化网络片上架构
机译:为纳米SoC设计低功耗和高性能的片上网络通信架构。
机译:具有快速旁路通道的延迟优化网络
机译:可重新配置的片上网络架构,用于优化多处理器soC通信