Graduate School of Engineering, Tokyo Metropolitan University Hachioji, Tokyo 192-0397, Japan;
SRAM test; SRAM-based reconfigurable cell; memory tester; marching test;
机译:利用基于SRAM的FPGA的嵌入式存储模块实现的有限状态机的并发错误检测
机译:在基于SRAM的FPGA上实现的TMR电路的布局感知多单元扰动效应分析
机译:利用PC接口存储单元测试仪演示可寻址的有机电阻存储器
机译:由基于SRAM的可重构单元组成的内存测试器的实现
机译:除了用于基于SRAM的单元中的泄漏和温度控制的存储单元以外,外围电路还具有重要意义。
机译:老年人对肺炎球菌多糖14和23F的免疫应答主要由开关记忆B细胞组成
机译:形状记忆合金驱动可重构翼型的设计与实现
机译:在基于sRam的FpGa TmR设计中实现冗余与奇异时钟域的易感性。