机译:利用基于SRAM的FPGA的嵌入式存储模块实现的有限状态机的并发错误检测
Warsaw University of Technology, Institute of Telecommunications, Nowowiejska 15/19, 00-665 Warsaw, Poland;
FPCA; embedded memory; finite state machine (FSM); concurrent error detection (CED); single event upsets (SEUs);
机译:具有嵌入式存储器模块的FPGA结构中用于FSM实现的改进状态编码
机译:熵驱动的奇偶树选择用于有限状态机中的低开销并发错误检测
机译:用于非并发错误检测和识别的有限状态机嵌入
机译:使用FPGA的嵌入式内存块实现组合逻辑块的并发错误检测
机译:具有并发错误检测功能的分组密码的紧凑硬件实现
机译:基于并行霍夫变换的直线检测及其在嵌入式视觉中的FPGA实现
机译:用于非并发错误检测和识别的有限状态机嵌入