CMOS/SOI 4Kb SRAM总剂量辐照实验

摘要

本文对CMOS/SOI 4Kb静态随机存储器的抗总剂量辐照性能进行研究.CMOS/SOI 4Kb静态随机存储器采用1K×4的并行结构体系,其地址取数时间为30ns,芯片尺寸为:3.6mm×3.84mm;在工作电压3V时,CMOS/SOI 4Kb静态随机存储器抗总剂量高达5×10<'5>Rad(Si),能较好的满足军用和航天领域的要求,这是国内首次完成CMOS/SOI大规模集成电路的辐照研究.