首页> 中文会议>第十二届计算机工程与工艺全国学术年会(NCCET'08) >设计加固SRAM单元在VDSM工艺下的性能评估

设计加固SRAM单元在VDSM工艺下的性能评估

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文详细分析了前人提出的6种设计加固SRAM单元电路,在合理设计电路晶体管尺寸的基础上,利用SPICE电路模拟手段,比较了6种单元在SMIC 0.18μm工艺典型条件和最坏条件下的性能,找出了一种适用于VDSM工艺下大容量抗辐照加固cache设计的单元电路.

著录项

来源
《第十二届计算机工程与工艺全国学术年会(NCCET'08)》|2008年|73-74|共2页
会议地点呼和浩特
作者

展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类设计、分析、计算;
关键词
SRAM单元电路; 电路模拟; 超深亚微米; VDSM工艺; 抗辐照加固; 电路设计;

相似文献

中文文献
外文文献
专利

1. 基于TDICE单元的SRAM抗SEU加固设计 [J] . 孙敬 ,陈振娇 ,陶建中 . 微电子学与计算机 . 2016,第7期
2. 一种加固SRAM单元DDICE及外围电路设计 [J] . 周恒 ,李磊 . 微电子学与计算机 . 2015,第5期
3. 基于DICE单元的抗SEU加固SRAM设计 [J] . 孙永节 ,刘必慰 . 国防科技大学学报 . 2012,第004期
4. 一种适用于小尺寸工艺的SRAM单元设计 [J] . 王媛媛 ,王子欧 ,张立军 . 苏州大学学报（工科版） . 2012,第003期
5. 65nm CMOS工艺的低功耗加固12T存储单元设计 [J] . 黄正峰 ,李雪健 ,鲁迎春 . 计算机辅助设计与图形学学报 . 2019,第003期
6. 40nm工艺下SRAM单元的低功耗设计技术 [C] . 司世清 ,陈吉华 ,陈建军 . 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 . 2013
7. 基于65nm体硅CMOS工艺下抗辐射SRAM单元设计加固方法的研究 [A] . 黄家提 . 2019

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号