首页> 外国专利> HIGHHSPEED PARALLELLSERIAL DATA CONVERSION CIRCUIT

HIGHHSPEED PARALLELLSERIAL DATA CONVERSION CIRCUIT

机译:高速并行串行数据转换电路

摘要

PURPOSE:To speed up the serial-parallel conversion, by directly outputting the first one bit and outputting remaining (n-1)bits via a shift register, among n bits of parallel data. CONSTITUTION:A parallel data PD0 is directly input to a multiplexer 4, and other parallel data PD1-PDn-1 are input to the multiplexer 4 after serial-parallel conversion at a shift register 1. After the parallel data PD1-PDn-1 are set to the shift register 1 with the clock signal (c), they are output from the terminal OUT1 with sequential shift. When PD1-PDn-1 switch the data selective input of the multiplexer 4 with the first clock signal (c) after the parallel set to the shift register 1, serial data can sequentially be obtained from PD0 as the output of the multiplexer 4.
机译:目的:通过直接输出n位并行数据中的第一个位并通过移位寄存器输出剩余的(n-1)位,来加快串行并行转换。组成:并行数据PD0直接输入多路复用器4,其他并行数据PD1-PDn-1在移位寄存器1进行串行并行转换后输入多路复用器4。通过时钟信号(c)设置到移位寄存器1,它们从端子OUT1依次移位输出。当PD1-PDn-1在并行设置到移位寄存器1之后用第一时钟信号(c)切换多路复用器4的数据选择输入时,可以从PD0顺序地获得串行数据作为多路复用器4的输出。

著录项

  • 公开/公告号JPS5687922A

    专利类型

  • 公开/公告日1981-07-17

    原文格式PDF

  • 申请/专利权人 MEIDENSHA ELECTRIC MFG CO LTD;

    申请/专利号JP19790165372

  • 发明设计人 IIDA KENJI;WAYAMA YUKIO;

    申请日1979-12-19

  • 分类号H03M9/00;H03K5/00;

  • 国家 JP

  • 入库时间 2022-08-22 16:45:39

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号