高速串行数据收发器中BIST的设计

摘要

介绍了一款采用0.25um CMOS工艺实现的、用于高速串行数据收发器的内建自测试(BIST)电路。该电路主要由伪随机二进制序列(PRBS)产生电路和误码率测试(BERT)电路组成。其中PRBS产生电路由一种改进的线性反馈移位寄存器(LFSR)实现，能快速生成10位并行的伪随机信号;BERT也路采用了容错机制，能有效检测电路的误码率。