首页> 外国专利> METHOD FOR FABRICATING BIT LINE OF SEMICONDUCTOR DEVICE USING CVD-Ti LAYER, CVD-TiN LAYER, AND TUNGSTEN LAYER HAVING SPECIFIC RESISTANCE LOWER THAN SPECIFIC RESISTANCE OF TUNGSTEN SILICIDE LAYER

METHOD FOR FABRICATING BIT LINE OF SEMICONDUCTOR DEVICE USING CVD-Ti LAYER, CVD-TiN LAYER, AND TUNGSTEN LAYER HAVING SPECIFIC RESISTANCE LOWER THAN SPECIFIC RESISTANCE OF TUNGSTEN SILICIDE LAYER

机译:使用具有比钨硅化物层的比电阻低的比电阻的CVD-Ti层,CVD-TiN层和钨层来制造半导体器件的位线的方法

摘要

PURPOSE: A method for fabricating a bit line of a semiconductor device is provided to improve thermal stability in a post-process by forming the bit line with a CVD-Ti layer, a CVD-TiN layer, and a tungsten layer. CONSTITUTION: A lower CVD-Ti layer(11) is formed on a semiconductor substrate(1) by using a PECVD method. A lower CVD-TiN layer is deposited thereon by using a thermal CVD method. An upper CVD-Ti layer(13) is formed thereon and a thermal process is performed. An upper CVD-TiN layer is deposited thereon by using a CVD method. A tungsten layer pattern is formed thereon.
机译:目的:提供一种用于制造半导体器件的位线的方法,以通过形成具有CVD-Ti层,CVD-TiN层和钨层的位线来提高后处理中的热稳定性。组成:下部CVD-Ti层(11)通过使用PECVD方法形成在半导体衬底(1)上。通过使用热CVD方法在其上沉积下部CVD-TiN层。在其上形成上部CVD-Ti层(13),并执行热处理。通过使用CVD方法在其上沉积上CVD-TiN层。在其上形成钨层图案。

著录项

  • 公开/公告号KR100445410B1

    专利类型

  • 公开/公告日2004-08-12

    原文格式PDF

  • 申请/专利权人 HYNIX SEMICONDUCTOR INC.;

    申请/专利号KR19970030256

  • 发明设计人 KIM JEONG TAE;

    申请日1997-06-30

  • 分类号H01L21/28;

  • 国家 KR

  • 入库时间 2022-08-21 22:46:47

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号