首页> 外国专利> Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology

Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology

机译：用于BiCMOS / CMOS技术的形成浅沟槽-深沟槽隔离区的方法

页面导航

摘要
著录项
相似文献

摘要

A method of forming a shallow trench-deep trench isolation for a semiconductor device is provided.

机译：提供了一种形成用于半导体器件的浅沟槽-深沟槽隔离的方法。

著录项

公开/公告号US2006063349A1

专利类型
公开/公告日2006-03-23

原文格式PDF
申请/专利权人 KUAN-LUN CHANG;RUEY-HSIN LIU;TSYR-SHYANG LIOU;CHIH-MIN CHIANG;JUN-LIN TSAI;
展开▼

申请/专利号US20050272260
发明设计人 RUEY-HSIN LIU;KUAN-LUN CHANG;CHIH-MIN CHIANG;JUN-LIN TSAI;TSYR-SHYANG LIOU;
展开▼

申请日2005-11-10
分类号H01L21/76;
国家 US
入库时间 2022-08-21 21:45:56

相似文献

专利
外文文献
中文文献

获取专利

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号