首页> 外国专利> METHOD TO REDUCE TRAP-INDUCED CAPACITANCE IN INTERCONNECT DIELECTRIC BARRIER STACK

METHOD TO REDUCE TRAP-INDUCED CAPACITANCE IN INTERCONNECT DIELECTRIC BARRIER STACK

机译:减少互连介电壁垒中陷阱引起的电容的方法

摘要

The present disclosure provides an interconnect formed on a substrate and methods for forming the interconnect on the substrate. In one embodiment, the method for forming an interconnect on a substrate includes depositing a barrier layer on the substrate, depositing a transition layer on the barrier layer, and depositing an etch-stop layer on the transition layer, wherein the transition layer shares a common element with the barrier layer, and wherein the transition layer shares a common element with the etch-stop layer.
机译:本公开提供了形成在基板上的互连件以及用于在基板上形成互连件的方法。在一实施例中,在基板上形成互连的方法包括在基板上沉积阻挡层,在阻挡层上沉积过渡层以及在过渡层上沉积蚀刻停止层,其中过渡层共享公共的层。元件具有阻挡层,并且其中过渡层与蚀刻停止层共享公共元件。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号